Revista Internacional de Avances en Tecnología
Acceso abierto

abstracto

Implementación de algoritmos de compresión de datos en Fpga usando un procesador de núcleo blando

Vijay G. Savani, Piyush M. Bhatasana, Akash I. Mecwan

Con el aumento en el requisito de datos en línea en tiempo real, se deben implementar algoritmos de compresión de datos para aumentar el rendimiento. Este documento describe los métodos para crear hardware dedicado que puede recibir datos sin comprimir como entrada y transmitir datos comprimidos en la terminal de salida. Este método utiliza FPGA para lo mismo, en el que la parte del hardware se ha creado utilizando el kit de desarrollo integrado (EDK) de Xilinx y los algoritmos de compresión de datos se han implementado en el mismo hardware. El EDK ayuda a crear un procesador de núcleo blando en la FPGA con las especificaciones deseadas. El algoritmo de compresión de datos se puede implementar en este procesador. La ventaja de este tipo de sistema es que, sin cambiar el hardware, la FPGA se puede reprogramar con un nuevo algoritmo siempre que se descubra una técnica mejor. Para la prueba de concepto se ha implementado la técnica de codificación de Huffman. El procesador de núcleo suave utiliza el puerto serie y para la entrada directa se utilizó el GPIO del procesador. El usuario ingresa datos de texto a través de este puerto, y el procesador de núcleo blando que utiliza el algoritmo de compresión de datos de Huffman proporciona datos comprimidos como salida.