Revista Internacional de Avances en Tecnología
Acceso abierto

abstracto

Reducción dinámica de potencia de circuitos digitales por reloj Activación

Padmini G.Kaushik, Sanjay M.Gulhane,Athar Ravish Khan

La tecnología de activación del reloj puede reducir el consumo de señales de reloj’ potencia de conmutación de flip-flops. Las funciones de habilitación de la puerta del reloj se pueden identificar mediante un análisis booleano de las entradas lógicas para todos los sumadores. Sin embargo, las funciones de habilitación de la puerta de reloj se pueden simplificar aún más y se puede mejorar el número promedio de sumadores controlados por las funciones de habilitación. De esta forma, se puede reducir el área del circuito; por lo tanto, se puede mejorar la sincronización del reloj y se puede lograr el ahorro de energía.