Revista Internacional de Avances en Tecnología
Acceso abierto

abstracto

Reconfiguración parcial dinámica de FPGA para mitigación de SEU y eficiencia de área

Vijay G. Savani, Akash I. Mecwan, N. P. Gajjar

La industria VLSI de rápido crecimiento exige nuevas técnicas para configurar FPGA. Cuando se trata de aplicaciones espaciales y de defensa, la configuración de la FPGA se vuelve más crucial. Cuando se requiere configurar la FPGA automáticamente, surge la necesidad de técnicas más sofisticadas y rápidas para la reconfiguración de la FPGA. En la aplicación espacial, el efecto de la radiación cambia los patrones de bits en las celdas SRAM de FPGA, por lo que se requiere poner FPGA en su condición original antes de SEU. Teniendo en cuenta todos los hechos, el documento analiza las técnicas de mitigación para el trastorno por evento único (SEU) a través de la reconfiguración parcial dinámica de FPGA. También es muy útil para guardar área de la FPGA por reconfiguración. Para la prueba de concepto, los muestreadores ascendentes y descendentes se desarrollan como un módulo de reconfiguración y luego se utilizan para la técnica de reconfiguración parcial dinámica. El requisito de tiempo y área de la reconfiguración usando varias técnicas es el enfoque principal del artículo.