Revista Internacional de Avances en Tecnología
Acceso abierto

abstracto

Diseño de filtros FIR en FPGA usando núcleos IP

Apurva Singh Chauhan, Vipul Soni

El artículo describe el desarrollo de filtros FIR en arreglos de puertas programables en campo (FPGA) usando núcleos IP. El filtro FIR ha sido diseñado y realizado por FPGA para filtrar la señal digital. Se considera la implementación del filtro FIR en un Xilinx XC3S400FPGA y los coeficientes se calculan a través de la técnica de ventana de Hamming. El modelo es capaz de realizar operaciones de filtrado como paso bajo, paso alto, paso de banda y parada de banda en función de la selección integrada en el diseño. Las funciones más básicas requeridas para casi cualquier procesador de señales incluyen la suma, la multiplicación y los retardos. El filtro está configurado para procesamiento de datos firmados de 16 bits. Se ha utilizado IP Corse para filtrar los datos de entrada. El diseño está codificado a través de VHDL (lenguaje descriptivo de hardware). Para verificar las salidas diseñadas se han realizado simulación, compilación y síntesis. Para probar la corrección del diseño, la salida observada se compara con los resultados de salida calculados de la implementación de MATLAB que confirman la eficacia del diseño.